Per l'implementazione di SERCOS III sono disponibili tre differenti FPGA IP core:

 

SERCON100SL: SERCOS III slave con 16bit data e 12bit address bus

 

Per progetti hardware in accordo al "reference design" vengono utilizzati IP core in formato bitstream, mentre il formato netlist è usato nel caso che il progetto hardware non è compliant al "reference design" o nel caso di integrazione nel FPGA di funzioni addizionali.

 

Per ottenere datasheet o informazioni aggiuntive riguardo SERCOS III IP core, utilizzare il contact form o visitare la homepage di SERCOS International.