Zur SERCOS III Implementierung stehen drei verschiedene FPGA IP-Cores zur Verfügung:
SERCON100M: SERCOS III Master
SERCON100S: SERCOS III Slave mit 32bit Daten- und 16bit-Adressbus
SERCON100SL: SERCOS III Slave mit 16bit Daten- und 12bit-Adressbus
Bei Hardwaredesigns gemäß Referenzimplementierung kann der zum FPGA-Typ passende IP-Core im Bitstream-Format verwendet werden.
Das Netzlistenformat kommt zum Einsatz, wenn das Hardwaredesign nicht dem Referenzdesign entspricht oder zusätzliche Funktionen im FPGA integriert werden sollen.
| untersützte FPGA-Hersteller und –Typen |
|
|
|
|
|
Master
SERCON100M |
Bitstream |
Cyclone II: EP2C35
Cyclone III: EP3C10 |
Spartan 3: XC3S400BGA256 |
|
Netzliste |
Cyclone II/III (vergleichen Sie bitte die FPGA-Daten mit dem SERCON100-Datenblatt) |
Spartan 3: (vergleichen Sie bitte die FPGA-Daten mit dem SERCON100-Datenblatt) |
|
Slave
SERCON100S
SERCON100SL |
Bitstream |
Cyclone II: EP2C20
Cyclone III: EP3C10 |
Spartan 3: XC3S400BGA256, XC3S400TQFP144 (nur SERCON100SL) |
|
Netzliste |
Cyclone II/III (vergleichen Sie bitte die FPGA-Daten mit dem SERCON100-Datenblatt) |
Spartan 3: (vergleichen Sie bitte die FPGA-Daten mit dem SERCON100-Datenblatt) |
